Conception de SoC [T9ES512M]

Conception de SoC [T9ES512M]

En pratique

Nature
Elément constitutif
ECTS
2
Volume horaire de TP
12
Volume horaire de CM
6
Volume horaire de travail personnel
12
Langue d'enseignement
Français

Description du contenu de l'enseignement

Les architectures hétérogènes mêlant plusieurs systèmes matériels au sein de la même puce sont utilisés massivement dans les applications modernes, notamment celles gourmandes en calculs.  L’un des enjeux est de savoir utiliser ces plateformes et pour une application dédiée de connaître le partitionnement désiré entre traitements à appliquer du côté du hardware et ceux à appliquer côté software. L’objectif du module est de former les étudiants au flot de conception des Systèmes sur Puces (ou System on Chip, SoC) à travers la suite logicielle Vivado, de comprendre comment procéder au partitionnement hard/soft et des contraintes de designs induites par de telles solutions.

Organisation

Modalités d'organisation et de suivi

  1. Principle and some history
    1. System On chip Definition
    2. History
  2. SoC design Flow
  3. Zynq 7 and Zybo board Zynq 7
    1. Zyboo Architecture
    2. Vivado Tools and Labs
  4. Partitioning
    1. Principle
    2. Model and approaches
    3. Conclusion
  5. Embedded Linux SoC ecosystem
    1. Bootloader
    2. Kernel & device tree
    3. How to build an embedded system

Informations pédagogiques

Compétences à acquérir

Le cours commence par un bref historique des architectures matérielles, permettant de mettre en perspective les spécificités des architectures de type SoC par rapport aux architectures plus classique (e.g FPGA). Les contraintes et les atouts de telles solutions sont présentées. Une partie importante du cours traite du flot de conception spécifique des solutions SoC notamment par les étapes de co-design et de co-validation. Un parallèle avec le cours de Synthèse de haut niveau est présenté.  L’étude l’analyse et certaines méthodes de partitionnement sont décrites. Enfin, un exemple d’application (emetteur-récepteur flexible à base de radio logicielle) est présenté.
A la fin de ce module, l'étudiant doit être capable de

  • Comprendre les spécificités d’un SoC et les contraintes induites
  • De comprendre et de décrire le flot de conception associé
  • D’effectuer (manuellement selon des critères objectifs ou automatiquement) un partitionnement hard/soft d’une solution
  • De réaliser des petits application (hard et soft) avec l’outil Vivado

Les slides du cours en en anglais.

 

Pré-requis recommandés

Avoir de solides connaissances en FPGA, architectures matérielle, traitement numérique du signal


Strong knowledge in FPGA, in embedded architectures and in digital signal processing

Bibliographie, lectures recommandées

  • [THM2015]     J. W. Tang, Y. W. Hau and M. Marsono, "Hardware/software partitioning of embedded System-on-Chip applications," 2015 IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC)
  • [GDD+2012]     Gajski, D. D., Dutt, N. D., Wu, A. C., & Lin, S. Y. (2012). High—Level Synthesis: Introduction to Chip and System Design. Springer Science & Business Media.
  • [Rajs2000]     Rajsuman, R. (2000). System-on-a-chip: Design and Test. Artech House, Inc..

 

Dernière modification : ven, 08/01/2021 - 10:29