Systèmes intégrés et synthèse d'architecture
En pratique :
Volume horaire de cours : 18Volume horaire global de TP : 6
Langue principale : français
Modalités d’organisation et de suivi
A la fin de ce module, l'étudiant doit être capable de :
- présenter les notions générales sur les systèmes sur puce
- décrire les étapes de conception de systèmes sur puce
- produire le graphe flot de signal d’un traitement simple
- opérer des transformations dans un graphe flot de signal visant à améliorer certaines propriétés relatives à l’implantation matérielle
- décrire les étapes de la synthèse de haut niveau
- d’appliquer des techniques simples utilisées lors de la synthèse de haut niveau.
Discipline
- Évolutions technologiques et des applications
- Systèmes sur Silicium : System on Chip, Solutions architecturales, Plateforme matérielle
- Flot de conception et méthodes de conception de SoC
- Notion de graphe flot de signal, transformations algorithmiques (retiming, pipelining, parallélisation, associativité, distributivité)
- Principe de la synthèse de haut niveau
- Etapes de la synthèse (ordonnancement, assignation, optimisations) et techniques associées
Bibliographie, lectures recommandées
Michael Fingeroff, High-Level Synthesis Blue Book, Xlibris Corporation, 2010, ISBN-13: 978-1-4500-9724-6
S. Gupta, SPARK: A parallelizing Approach to the High Level Synthesis of Digital Circuits, Kluwer Academic Publishers, 2004.
J. P. Elliott, Understanding Behavioural Synthesis. A Practical Guide to High-Level Design, Kluwer Academic Publishers, 2000.