Vérification [T8ES352M]

Vérification [T8ES352M]

En pratique

Nature
Elément constitutif
Volume horaire de TP
4
Volume horaire de CM
6
Volume horaire de travail personnel
7
Langue d'enseignement
Français

Description du contenu de l'enseignement

L’étape de vérification consiste à s’assurer que ce qui a été conçu répond aux objectifs. Il s’agit, entre autre, de répondre à la question "les résultats fonctionnels sont-ils corrects ?" mais, d’une manière plus générale, de vérifier la conformité du circuit/système avec le cahier des charges. La simulation, longtemps utilisée pour vérifier des descriptions matérielles, n’est plus suffisante face à la complexité des circuits actuels. Des techniques avancées sont nécessaires. Cet enseignement présente les différents outils et méthodes envisageables.


The verification step is to make sure that what has been designed meets the objectives. This includes, among other things, answering the question "Are the functional results correct?" but, more generally, to check the conformity of the circuit/system with the specifications. Simulation, for long used to verify hardware descriptions, is no longer sufficient to face the complexity of current circuits. Advanced techniques are required. This course presents the various possible tools and methods.

Organisation

Modalités d'organisation et de suivi

  1. Contexte
  2. Le modèle de reconvergence
  3. Vérification formelle
  4. Vérification fonctionnelle
  5. Outils de vérification (lint, simulateurs, coverage, assertions)

  1. Context
  2. The reconvergence model
  3. Formal verification
  4. Functional verification
  5. Verification tools (lint, simulators, coverage, assertions)

Informations pédagogiques

Compétences à acquérir

A la fin de ce module, l'étudiant doit être capable de :

  • Comprendre la différence entre vérification et test
  • Connaitre les différents types de vérification
  • Utiliser efficacement les outils classiques de coverage et d’assertions.

At the end of this module, the student should be able to:

  • Understand the difference between verification and testing
  • Know the different types of verification
  • Effectively use the classic coverage and assertion tools.

Pré-requis recommandés

VHDL pour les TP


VHDL for Labs

Bibliographie, lectures recommandées

  • System-on-a-chip Verification - Methodology and techniques, P. Rashinkar, P. Paterson, L. Singh, Kluwer Academic Publishers, 2001. ISBN : 0-7923-7979-4
  • Verification Methodology Manual - Techniques for Verifying HDL Designs, D. Dempster, M. Stuart, ISBN: 0-9538-4822-1

 

Dernière modification : ven, 08/01/2021 - 15:28